文献解读-多通道的数据采集与数字波束形成形成系统

发布时间:

2026-03

前言

基于RFSoC FPGA的多通道数据采集和数字波束形成系统的设计与实现。采用XCZU49DR RFSoC FPGA 设计的新型64通道数据采集系统，还系统能够直接对1280MHz输入的折哦信号进行数字化处理。通过数据采集和数字波束形成系统，其可以检测多架无人机的数字波束形成能力。

（注：本文数据来源-ISRO Telemetry Tracking and Command Network Bangalore India）

一、RFSoC概述

Xilinx（已被AMD收购）是全球首家推出单片集成数据转化器，即 Zynq UltraScale+ MPSoC FPGA，并在 Gen1、Gen2 和 Gen3 器件中发布，这些器件被称为 RFSoC 。RFSoC包含了四核ARMCortex-R5的处理系统，以及GTY收发器、同时包含了强大的时钟合成、缓冲和路由组件。可编程逻辑部分部分包括 4272 个 DSP 切片、930,300 个系统逻辑单元、425,280 个 LUT、850,650 个触发器、13Mb 分布式 RAM、1080 块块 RAM、38Mb 块 RAM、80 块 UltraRAM，以及 22.5Mb UltraRAM [。凭借 FPGA 内上述丰富资源，这也是RFSOC能认为是数字阵列雷达的合适选择的重要原因。

二、系统模块介绍

系统包含多个子模块，小编精简后以表格形式呈现

射频接收模块	防线耦合器
	限浮器
	低噪声放大器（LNA）
	带通滤波器
	增益模块
	可编程衰减器
数字接收机	RFSoC FPGA XCZU49DR
波形发生器	RFSoC FPGA XCZU49DR

数字接收机对接收的信号执行以下任务：
1	输入模拟缓冲/信号调理器和限幅器
2	在L波段直接射频数字化
3	基于IQ信号生成数字下变频
4	采样率的降低抽取
5	波束形成
6	信号处理
7	将数据传输到后台接口

对基带IQ输入数据执行以下任务：
1	用于脉冲和编码雷达波形的基带IQ数据生成
2	滤波和数字上变频
3	增加采样率的插值
4	数字到模拟转换
5	输出模拟缓冲/信号调理器

图1：以IW-ZU49DR-COME开发的一套数字相控阵列系统实拍图

三、系统整体介绍

整个系统将接受100MHz的正旋波参考时钟信号作为输入，并通过PLL生成系统所需的内部时钟。脉冲压缩和相干积分等信号处理在FPGA中进行。

图2：系统的硬件实拍图（印度空间研究组织遥测跟踪与指挥网络）

整个系统由RFSoC 的DAC生成射频信号、基于SSPA的发射单元、天线阵列、DAQ及DBF系统组成。RFSoC DAC以1.28GHz的频率生成脉冲射频信号，脉冲重复频率（PRF）为10kHz，脉冲宽度为0.2微秒。发射机为基于GaN的固态功率放大器，输出功率为50W，该射频信号通过宽频宽、宽波束角的喇叭天线发射。接收天线阵列为8x8阵列。单元天线为U型槽贴片天线，增益为25dB，波束宽度为10°，扫描角度大于60°。