用于对 Zynq UltraScale+ XCZU39DR-2FFVF1760I RFSoC 上集成的 ADC、DAC 和收发器进行特性描述和评估的硬件环境
集成 16x16 ADC、DAC 设计实例
集成式误码率测试器 (IBERT) 参考设计
支持全部 ADC、DAC、GTY 收发器和 GTR 收发器的 BullsEye 连接器
所有 ADC/DAC 电轨、所有 GTY/GTR 电轨和 VCCINT/VCCO_HP/VCCO_HD 电轨的 SMA 功率探针通道
支持所有 ADC/DAC 时钟要求的模拟 RF SuperClock 模块
支持 GTY/GTR 参考时钟要求的 GT SuperClock 模块
一个高引脚数 (HPC) FPGA 夹层卡 (FMC) 连接器
一个低引脚数 (LPC) FMC 连接器
包含 Zynq UltraScale+ XCZU39DR-2FFVF1760I RFSoC
| 12 位 2.220GSPS RF-ADC | 16 |
|---|---|
| 14 位 6.554GSPS RF-DAC | 16 |
| 系统逻辑单元 (K) | 930 |
| DSP slice | 4,272 |
| 内存 (Mb) | 60.5 |
| 33G 收发器 | 16 |
| 最大 I/O 引脚数 | 408 |
| 开发板规范 | 值 |
|---|---|
| 长度 | 16 英寸（40.6 厘米） |
| 高度 | 12.6 英寸（30.0 厘米） |
| 厚度 (+/-5%) | 0.13456 英寸（0.3418 厘米） |
| 工作环境温度 | 0◦C to +45◦C |
| 存储环境温度 | -25◦C to +60◦C |
| 存储器 | |
| PS DDR3 原件 | 4x2GB |
| 通信与网络 | |
| 面向 ADC 的 Samtec BullsEye 连接器 | 2 |
| 面向 DAC 的 Samtec BullsEye 连接器 | 2 |
| 面向 GTY 的 Samtec BullsEye 连接器 | 4 |
| 1 | |
| USB UART | 有 |
| 显示 | |
| DIP 开关 | ✓ |
| LED | 有 |
| 按钮 | ✓ |
| 扩展连接器 | |
| FMC-HPC 连接器 | 1 |
| FMC-LPC 连接器 | 1 |
| 时钟 | |
| GT SuperClock-2 模块 | 有 |
| 模拟 SuperClock-RF2 模块 | 有 |
| 控制 & I/O | |
| IIC | 有 |
| PMBUS | 有 |
| 功耗 | |
| 12V 墙上适配器 | ✓ |
| ATX 电源兼容 | ✓ |
